(19) 日本国特許庁(JP)

(12) 公表特許公報(A)

(11)特許出願公表番号

特表2004-517755 (P2004-517755A)

(全 50 頁)

(43) 公表日 平成16年6月17日(2004.6.17)

(51) Int. C1. 7

FI

テーマコード (参考)

B41J 2/16 B 4 1 J 3/04 103H 2CO57

B41J 2/05

B 4 1 J 3/04 103B

(21) 出願番号

特願2002-557783 (P2002-557783)

(86) (22) 出願日

平成13年10月22日 (2001.10.22)

(85) 翻訳文提出日

平成15年4月28日(2003.4.28)

(86) 国際出願番号

PCT/US2001/047666

(87) 国際公開番号

W02002/057084

(87) 国際公開日

平成14年7月25日 (2002.7.25)

(31) 優先權主張番号

09/698,765

(32) 優先日

平成12年10月27日 (2000.10.27)

(33) 優先権主張国

米国 (US)

(71) 出願人 591194034

レックスマーク・インターナショナル・イ

ンコーポレーテツド

審查請求 有 予備審查請求 有

LEXMARK INTERNATION

AL, INC

アメリカ合衆国 40550 ケンタッキ

ー、レキシントン、ウェスト・ニュー・サ

ークル・ロード 740

(74) 代理人 100076222

弁理士 大橋 邦彦

パワーズ、ジェームズ、ハロルド (72) 発明者

> アメリカ合衆国 40514 ケンタッキ ー、レキシントン、リーマ・ウェイ 47

72


最終頁に続く

(54) 【発明の名称】改良インクジェット・プリントヘッド及びその製造方法

(57) 【要約】

【課題】

【解決手段】本発明は、インクジェット・プリントへッ ド用の半導体シリコン基板チップにインク供給通路を製 造する方法と、この方法によって製造されるシリコンチ ップを備えるインクジェット・プリントヘッドを提供す る。この方法は、約300~800ミクロンの範囲の厚 さを有するシリコンチップの第1面にエッチング停止層 を塗布する段階と、第1面の反対側の面からエッチング 停止層まで、シリコンチップの厚さを貫通する個々のイ ンク通路をドライエッチングする段階と、機械的手法を 用いてエッチング停止層にインク通路に個々に連通させ る貫通孔を形成する段階とを含む。この方法によって、 実質的に垂直な壁を有する通路がシリコンチップの厚さ を貫通してエッチングされる。従来のインク通路形成技 術とは異なり、この方法は、シリコンチップの処理量を かなり改善し、チップの破損と割れによる損失を低減す る。得られるチップは、プリントヘッドの長期使用に対 して更に高い信頼性を有する。



【特許請求の範囲】

【請求項1】

インクジェット・プリントヘッド用の半導体シリコン基板チップにインク供給通路を製造する方法であって、

約300~約800ミクロンの範囲の厚さを有するシリコンチップの第1面にエッチング 停止層を塗布する段階と、

前記第1面の反対側の面から前記エッチング停止層まで、前記シリコンチップの厚さを貫通する1つ以上のインク通路をドライエッチングする段階と、

機械的手法によって前記エッチング停止層に1つ以上の貫通孔を形成する段階であって、前記1つ以上の貫通孔を対応する前記1つ以上のインク通路に個々に連通させるために前記貫通孔の各々が前記1つ以上の通路の1つに対応するようにした段階と、を含み、これによって、実質的に乗車な壁を有する通路が前記シリコンチップの厚さを貫通してエ

これによって、実質的に垂直な壁を有する通路が前記シリコンチップの厚さを貫通してエッチングされる方法。

【請求項2】

前記インク通路が約5~約800ミクロンの範囲の直径幅又は長さを有する、請求項1に記載の方法。

【請求項3】

前記シリコンチップの厚さを基礎として約1:10~約1:800の範囲における前記シリコンチップに対する前記エッチング停止層の厚さの比で、前記エッチング停止層が塗布される、請求項1に記載の方法。

【請求項4】

エッチング・プラズマとパッシベーション・プラズマとの間の循環中に前記ドライエッチングが行なわれる、請求項1に記載の方法。

【請求項5】

前記エッチング・プラズマが、六フッ化硫黄(SF $_6$)、テトラフルオロメタン(CF $_4$)及びトリフルオロアミン(NF $_3$)から成る群から選択されるガスから誘導されるプラズマを含む、請求項4に記載の方法。

【請求項6】

前記エッチング・プラズマがSF。から誘導されるプラズマを含む、請求項5に記載の方法。

【請求項7】

前記パッシベーション・プラズマが、トリフルオロメタン(CHF_3)、テトラフルオロエタン(C_2F_4)、ヘキサフルオロエタン(C_2F_6)、ジフルオロエタン($C_2H_2F_2$)、オクトフルオロブタン(C_4F_8)及びこれらの混合物から成る群から選択されるガスから誘導されるプラズマを含む、請求項4に記載の方法。

【請求項8】

前記パッシベーション・プラズマが C_4F_8 から誘導されるプラズマを含む、請求項7に記載の方法。

【請求項9】

前記ドライエッチングが、反応性深絞りイオンエッチング(DRIE)技術及び誘導結合プラズマ(ICP)エッチング技術から選択される、請求項1に記載の方法。

【請求項10】

前記インク通路の少なくとも一部を互いに連通させるために、前記シリコンチップに前記インク通路をドライエッチングする前に、前記シリコンチップの第1面の反対側の面に約50~約300ミクロンの範囲の深さに溝を化学的にエッチングする段階を更に含む、請求項1に記載の方法。

【請求項11】

前記インク通路の少なくとも一部を互いに連通させるために、前記シリコンチップに前記インク通路をドライエッチングした後に、前記シリコンチップの第1面の反対側の面に約50~約300ミクロンの範囲の深さに溝を化学的にエッチングする段階を更に含む、請

20

30

40

求項1に記載の方法。

【請求項12】

前記化学エッチングが、水酸化カリウム、ヒドラジン、エチレンジアミンーピロカテコールーH2O及びテトラメチルアンモニウムハイドロオキサイドから成る群から選択されるウエット化学エッチング剤を用いて前記シリコンチップを異方的にエッチングすることを含む、請求項1Oに記載の方法。

【請求項13】

請求項1の方法によって作られたシリコンチップに取付けられたノズルプレートを含む、インクジェット・プリントヘッド。

【請求項14】

請求項12の方法によって作られたシリコンチップに取付けられたノズルプレートを含む、インクジェット・プリントヘッド。

【請求項15】

インクジェット・プリントヘッド用のシリコンチップであって、

デバイス層及び基板層を含み、

前記デバイス層が約1~約4ミクロンの範囲の厚さを有し、

前記基板層が約300~約800ミクロンの範囲の厚さを有し、

前記デバイス層が複数のヒータ抵抗体を備える露出面を有し、該デバイス層は前記露出面に堆積された導電層、抵抗層、絶縁層及び保護層によって画成され、

前記少なくとも1つのインク供給通路が、前記基板層を貫通するドライエッチングによって形成され、かつ、機械的手段によって前記デバイス層に開口され各通路に対応する少なくとも1つの貫通孔を有し、該少なくとも1つの貫通孔が対応する前記少なくとも1つの前記インク供給通路に個々に連通する、シリコンチップ。

【請求項16】

前記デバイス層の反対側の前記基板層に設けられた保護層を更に含む、請求項15に記載のシリコンチップ。

【請求項17】

前記保護層が約1~約30ミクロンの範囲の厚さを有する、請求項16に記載のシリコンチップ。

【請求項18】

前記保護層の厚さを貫通して化学的にエッチングされ、かつ、前記基板層の厚さの一部が化学的にエッチングされたインク供給通路溝であって、前記1つ以上のインク供給通路の少なくとも一部の間でのインクの連通を提供するインク供給通路溝を更に含む、請求項16に記載のシリコンチップ。

【請求項19】

前記溝が約50~約300ミクロンの範囲の深さを有する、請求項18に記載のシリコンチップ。

【請求項20】

前記基板層の厚さの一部が化学的にエッチングされたインク供給通路溝であって、前記インク供給通路の少なくとも一部の間でのインクの連通を提供するインク供給通路溝を更に含む、請求項15に記載のシリコンチップ。

【請求項21】

前記溝が約50~約300ミクロンの範囲の深さを有する、請求項20に記載のシリコンチップ。

【請求項22】

2個、3個又は4個のヒータ抵抗体に対応する少なくとも1つの通路を前記チップが含む、請求項15に記載のシリコンチップ。

【請求項23】

50

40

10

20

チップの全ヒータ抵抗体にインクを供給する長いインク通路を前記チップが備える、請求 項15に記載のシリコンチップ。

【請求項24】

請求項21のシリコンチップに取付けられたノズルプレートを含むインクジェット・プリ ントヘッド

【請求項25】

インクジェット・プリントヘッド用の半導体シリコン基板チップにインク供給通路を製造 する方法であって、

約300~約800ミクロンの範囲の厚さを有するシリコンチップの第1面にフォトレジ スト層を塗布し、

前記シリコンチップを貫通した1つ以上のインク供給通路の位置を画成するために、フォ トマスクで前記フォトレジスト層をパターン化し、

前記1つ以上のインク供給通路の位置において、前記シリコンチップの厚さを貫通する1 つ以上のインク通路をドライエッチングし、

これによって、実質的に垂直な壁を有する通路が前記シリコンチップの厚さを貫通してエ ッチングされる方法。

【請求項26】

多数のインク通路が前記シリコンチップを貫通してエッチングされ、かつ、前記インク通 路が約10~約200ミクロンの範囲の直径を有する、請求項25に記載の方法。

【請求項27】

エッチング・プラズマとパッシベーション・プラズマとの間の循環中に前記ドライエッチ ングが行なわれる、請求項25に記載の方法。

【請求項28】

前記エッチング・プラズマがSF。から誘導されるプラズマを含む、請求項27に記載の 方法。

【請求項29】

前記パッシベーション・プラズマが、C4F8から誘導されるプラズマを含む、請求項2 7 に記載の方法。

【請求項30】

前記ドライエッチングが、反応性深絞りイオンエッチング(DRIE)技術及び誘導結合 プラズマ(ICP)エッチング技術から選択される、請求項25に記載の方法。

【請求項31】

前記1つ以上のインク通路の少なくとも一部を互いに連通させるために、前記シリコンチ ップに前記1つ以上のインク通路をドライエッチングする前に、前記シリコンチップの第 1面の反対側の面に約50~約300ミクロンの範囲の深さに溝を化学的にエッチングす ることを更に含む、請求項25に記載の方法。

【請求項32】

前記化学エッチングが、水酸化カリウム、ヒドラジン、エチレンジアミンーピロカテコー ルーH。O及びテトラメチルアンモニウムハイドロオキサイドから成る群から選択される 化学エッチング剤を用いて前記シリコンチップを異方的にエッチングすることを含む、請 求項31に記載の方法。

【請求項33】

前記チップが長いインク通路を備える、請求項25に記載の方法。

【請求項34】

請求項25の方法によって作られるシリコンチップに取付けられたノズルプレートを含む インクジェット・プリントヘッド。

【発明の詳細な説明】

[0001]

発明の分野

本発明はインクジェット・プリンタ用のプリントヘッドに関し、より特定的には、改良プ

20

10

40

リントヘッド構造体とその製造方法に関する。

[0002]

背景

プリントヘッドの製造技術が進歩し続けると、インクジェット・プリンタは改良され続ける。レーザプリンタの速度と品質に近づく低コストで高信頼性のプリンタを提供すべく、新たな技術が絶えず開発されている。インクジェット・プリンタに加えられた利点は、良好な品質又はレーザプリンタよりも良好な品質をもって、レーザプリンタのコストの一部でカラー画像が形成されることである。インクジェット・プリンタによって示される上述の利点の全ては、競争者よりもコスト効率が良い方法で同等のプリンタを提供すべく、供給者の競争を増加させてきた。

[0003]

プリンタ改良の一つの分野は、印刷エンジン又はプリントヘッドそれ自体である。この外観上において簡単な装置は、効果的で更に多用途のプリンタ構成部品を提供するために、電気回路と、インク通路と、正確に組立てられる様々な小さな部品とを備える驚くべき微視的なものである。したがって、プリントヘッドの構成部品をインク及びプリンタによって要求される使用サイクルに適合させることが重要である。生産品質における僅かな変化が、製品の歩留まり及び得られる印刷性能に対して強大な影響を有する。

[0004]

インクジェット・プリントヘッドは、半導体チップと、このチップに取付けられたノズルプレートとを備える。半導体チップは、典型的にはシリコンから作られ、そのデバイス面に堆積された様々なパッシベーション層、導電性金属層、抵抗層、絶縁層及び保護層を含む。個々のヒータ抵抗体は抵抗層中に画成され、各ヒータ抵抗体はインクを加熱し印刷媒体に向けてインクを噴射するノズルプレート中の1つのノズル孔に対応する。プリントヘッドの1つの形態では、ノズルプレートは、半導体チップ10の各ヒータ抵抗体にインクを向かわせるインクチャンバとインク供給チャネルとを備える。中心供給の設計では、化学エッチング又はグリットブラスト仕上げによって半導体チップの厚さを貫通して従来のように形成される1つのスロット又は単一のインク通路から、インクチャネル及びインクチャンバにインクが供給される。

[0005]

インク通路を形成するために半導体チップをグリットブラスト仕上げすることは、この技術によってチップが作られる速度のために好ましい技術である。しかしながら、グリットブラスト仕上げでは製品が脆くなり、シリコン基板中に微視的な割れ又は亀裂をしばしば発生させ、これらは最終的にチップの破損及び/又は故障を招く。さらに、グリットブラスト仕上げは、シリコン基板中に実質的により小さな孔又は高解像度のプリントへッドに求められる寸法パラメータを有する孔を形成する、経済的に実行可能な製造基準に適合しない。グリットブラスト仕上げの他の不利な点は、ブラスト仕上げプロセス中に汚染源の可能性となる砂及び破片が生成されること、ならびに、粒子がチップ上の電気的構成要素に衝突して電気的故障を引起すことである。

[0006]

ウエット化学エッチング技術はグリットブラスト技術よりも、比較的薄い半導体チップのエッチングにおいて良好な寸法制御を提供する。しかしながら、ウエハの厚さが200ミクロンに近づくと、許容度の困難性がかなり増加する。ウエット化学エッチングでは、フォトリソグラフィのマスキング・プロセスによって通路の寸法が制御される。マスクの位置合わせによって、所望の寸法許容度が与えられる。得られるインク通路は、割れ又は亀裂のない滑らかな縁部を有する。したがって、得られるチップは、グリットブラスト・プロセスによって製造されるチップよりも脆くない。しかしながら、ウエット化学エッチングはシリコンチップの厚さと、エッチング速度及びエッチング許容度に対して変化するパッチング剤濃度とに大きく依存する。ウエット化学エッチングで得られるエッチング・パターンは、少なくともウエハの厚さと同様に幅についてのものである。ウエット化学エッチングはまたシリコン結晶の配向に依存し、結晶格子の向きに対して正しく配列していな

10

20

30

40

いと寸法許容度に大きな影響を与える。マスクの位置合わせにおける誤差、ならびに、結晶格子の位置合わせにおける誤差は、受容される製品許容度における全体誤差を招く結果となる。KOHと(100)シリコンを用いる場合、入口幅は出口幅に基板厚さの2倍の平方根を加えたものに等しいので、ウエット化学エッチングは、比較的厚いシリコン基板に対しては実用的でない。さらに、格子の配向に関しては幾らかの位置合わせ誤差が常に存在し、この誤差が比較的大きな出口孔許容度を招くので、ウエット化学エッチングに対して求められる許容度は、小さな孔又は近接して離間する孔に対してしばしば大き過ぎるものとなる。

[0007]

印刷の品質及び速度が進歩する際には、シリコンチップ上において更に近接して離間するようにヒータ抵抗体の数を増加させる必要性が挙げられる。ヒータ抵抗体間の距離を狭くするには、個々のヒータ抵抗体に対する更に信頼性の高いインク供給技術が求められる。プリントヘッドの複雑性が増え続けると、更に要求される製造許容度を満たしつつ高歩留まりで生産可能な長寿命のプリントヘッドが必要となる。このように、改良プリントヘッドの構成要素を提供する改良製造プロセスと製造技術に対する必要性は存在し続ける。

[0008]

発明の概要

上記及び他の目的に関し、本発明は、インクジェット・プリントへッド用の半導体シリコンチップにインク供給通路を製造する方法を提供するものである。この方法は、約300~約800ミクロンの範囲の厚さを有するシリコンチップの第1面にエッチング停止層を塗布する段階と、第1面の反対側の面からエッチング停止層まで、シリコンチップの厚を貫通する1つ以上のインク通路をドライエッチングし、機械的手法によってエッチング停止層に1つ以上の貫通孔を形成する段階であって、1つ以上の貫通孔を対応するインク通路に連通させるために貫通孔の各々が1つ以上の通路の1つに対応するようにした段階とを含む。この方法を用いて、実質的に垂直な壁を有する通路が、シリコンチップの厚さを貫通してエッチングされる。

[0009]

他の特徴において、本発明は、インクジェット・プリントヘッド用のシリコンチップを提供するものである。このシリコンチップは、デバイス層及び基板層を含み、デバイス層は約1~約4ミクロンの範囲の厚さを有し、基板層は約300~約800ミクロンの範囲の厚さを有する。デバイス層は複数のヒータ抵抗体を備える露出面を有し、その露出面に堆積された導電層、抵抗層、絶縁層及び保護層によって画成される。シリコンチップはまた、1つ以上のヒータ抵抗体に対応する少なくとも1つのインク供給通路を備え、インク供給通路は基板層を貫通するドライエッチングによって形成され、かつ、機械的手段によって開口され各通路に対応する少なくとも1つの貫通孔をデバイス中に有し、少なくとも1つの貫通孔が対応するインク供給通路に個々に連通する。

[0010]

本発明の利点は、要求許容度を満たし、かつ、1つ以上のヒータ抵抗体に改良されたインク流を提供する1つ以上のインク通路・半導体シリコンチップに形成されることであれる。グリットブラスト技術とは異なり、半導体チップ中に不必要な応力又は微視的計容を発生させることなくインク通路が形成される。グリットがラスト仕上げに対する許容のに大き過ぎるので、グリットがラスト仕上げは比較的時間を形成ならのではなく、又は、各通路が一度に開けられなければならなったがに適合するものではなく、又は、各通路が一度に開けられなければならに容易に適合するものではは半導体チップ内に多数の個々の通路を形成するのにでがあり、合うのではない。ここでは"ドライエッチング"と言う反応性深絞りイオンエッチングのあり、1 E)及び誘導結合プラズマ(I C P)エッチングを東度がシリコでしているでは結晶の配向に依存しないので、ウエット化学エッチング技術として利点をうり、ドライエッチング技術は、従来のウェット化学エッケ・プロセスで製造されるインク通路に比べて対応するヒータ抵抗体に対してより狭い間隔で配置される多数のインク通路の製造に適合する。

20

10

30

[0011]

本発明の更なる利点は、実物大ではない図面であって幾つかの図面を通して同様の参照数字は同様の要素を示す図面との結合を考慮して、詳細な説明を参照することによって明らかになるであろう。

[0012]

発明の詳細な説明

図1を参照するに、本発明は、複数のヒータ抵抗体12と、1つは上のヒータ抵抗体12に対応する複数のインク供給通路14とを備えるデバイス側を有する半導体シリコにおり、2~約10を提供するものである。半導体チップ10は大きすのの長さの範囲の全体的プロへ約36ミリメータの軽で約10~約36ミリメータの最路をチップにおいては、インク通路をチップにおいては、インク通路をチップにおいては、インク通路をチップ10のためのに、チップ10のためのに、カータの症の大きさを有する。したがって、チップ10の疾薬での、39ミリメータの幅の大きさを有する。したがって、チップ10の疾薬での、39ミリメータの幅の大きさを有する。したがって、サップ10の疾薬ででのがある。本発のための十分な表面積とを有するといる発明に従って製造を入るとは、インク通路によって、インク通路によって製造されることができる。したがって、本発質的に低減する。チップ10の数を実質的に増加させることができる。したがって、本発によって製造されるスロットの場所によって製造されるスロット削減の実質的な増加を提供するものである。

[0013]

インク供給通路14は、半導体基板10の厚さ全体にわたってエッチングされ、インク供給容器、インクカートリッジ又遠隔インク供給体から供給されるインクと連通する。図1の平面図に見られるように、シリコンチップ10のデバイス側の反対側に位置するインク供給容器から、チップ10を通ってチップのデバイス側に、インク通路14によってインクが向けられる。チップ10のデバイス側はまた、好ましくは、1つ以上のヒータ抵抗体を動作させるためにプリンタ・コントローラからの電気的インパルスを与えるフレキシブル回路又はTAB回路にチップを接続するのに用いる接触パッドへと、ヒータ抵抗体から延びる電気的トレーシングを備える。

[0014]

図1において、単一のインク通路14が1つのヒータ抵抗体12と対応関係にある。したがって、チップ10上にはヒータ抵抗体12と同数のインク通路14が存在する。インク通路14とヒータ抵抗体12との別の配置が、図1Aに示される。この例では、インク通路16は図1のインク通路14よりも実質的に大きい。図1Aにおけるチップ18の各インク通路16は、2つ以上のヒータ抵抗体12と対応関係にある。例えば、インク通路20はヒータ抵抗体22及び24と対応関係にある。更に他の実施態様では、隣接する4つ以上のヒータ抵抗体に対して1つのインク通路14でインクを供給する。

[0015]

図1又は1Aの半導体シリコンチップを備えるプリントヘッド26の部分断面図が、実物の大きさではないが図2に示される。図に見られるように、プリントヘッドは、基板層32とデバイス層34とを有するシリコンチップ10を取付けるための凹部又はチップポケット30を内部に有するチップキャリア又はカートリッジ本体28を含む(図1)。デバイス層34は、好ましくは、下記においてより詳細に説明される二酸化シリコン(SiO2)からなるエッチング停止層である。二酸化シリコンに代わる、又はこれに加えて用いられるエッチング停止材料は、レジスト、金属、金属酸化物及び他の公知の停止材料を含む。良く知られた半導体製造技術によって、ヒータ抵抗体12がデバイス層34上に形成される。

[0016]

インク通路14を形成し、デバイス層34上に抵抗層、導電層、絶縁層及び保護層を堆積

10

05

30

40

20

40

50

させた後に、接着剤 3 8 のような U V - 硬化性又は熱硬化性のエポキシ材料である 1 つ以上の接着剤によって、チップ 1 0 のデバイス層 3 4 側にノズルプレート 3 6 が取付けられる。接着剤 3 8 は、好ましくは、B - 段階熱硬化性樹脂のような熱硬化性接着剤であり、フェノール樹脂、エポキシ樹脂、レゾルシン樹脂、エチレンー尿素樹脂、フラン樹脂、ポリウレタン樹脂、シリコーン樹脂を含むがこれらに限定されるものではない。接着剤 3 8 は、好ましくは、チップ 1 0 をチップキャリア又はカートリッジ本体 2 8 に取付ける前に硬化され、接着剤 3 8 は、好ましくは、約 1 ~約 2 5 ミクロンの厚さを有する。特に好ましい接着剤 3 8 は、熱と圧力によって硬化されるフェノールブチラール接着剤である。

[0017]

ノズルプレート36は複数のノズル孔40を備え、各ノズル孔はインクチャンバ42とインク供給チャネル44とに連通し、インクチャンバ42とインク供給チャネル44は、レーザアブレーションのような手段によってノズルプレート内に形成される。好ましいノズルプレート材料は、表面46にインクをはじくコーティングを備えたポリイミドである。これに代わって、インク供給チャネルを、ノズルプレートとは独立して、当業者に公知の方法によって塗布及びパターン化されたフォトレジスト中に形成してもよい。

[0018]

ノズルプレート36及び半導体チップ10は、好ましくは、ノズルプレート36のノズル孔40が半導体チップ10上のヒータ抵抗体12に位置合わせされるように、光学的に位置合わせされる。ノズル孔40とヒータ抵抗体12とが正しく位置合わせされていないと、プリントヘッド26からのインク滴の方向が正しくなく、インク滴の容量が正確でなく、或いは、十分なインク滴速度が得られないというような問題が生じる。したがって、ノズルプレート/チップのアセンブリ36/10の位置合わせは、インクジェット・プリントヘッドの特有の機能に対して重要である。図2に見られるように、インク通路14も、好ましくはインクチャネル44に位置合わせされ、インクが、インク通路14、インクチャネル44及びインクチャンバ42と連通する。

[0019]

ノズルプレート36をチップ10に取付けた後に、フレキシブル回路又はTAB回路48のトレースを半導体チップ10の接続パッドに接続するために、ノズルプレート/チップのアセンブリ36/10の半導体チップ10は、TABボンダー又はワイヤを用いてフレキシブル回路又はTAB回路48に電気的に接続される。接着剤38の硬化後に、ノズルプレート/チップのアセンブリ36/10は、ダイボンド接着剤50を用いてチップキャリア又はカートリッジ本体28に取付けられる。ノズルプレート/チップのアセンブリ36/10は、好ましくは、チップポケット30においてチップキャリア又はカートリッジ本体28に取付けられる。チップ10の縁部52とチップポケット30との間にインクが流れるのを防止するための実質的な液密シールを提供すべく、半導体チップ10の縁部52の周囲が接着剤50でシールされる。

[0020]

ノズルプレート/チップのアセンブリ36/10をチップキャリア又はカートリッジ本体28に取付けるのに用いられるダイボンド接着剤50は、好ましくは、ニュージャージー(Newiersey)のエマーソン(Emerson) アンド(&) キューミング(Cuming) オブ(of) モンローエ(Monroe) タウンシップ(Township)から、商品名ECCOBOND 3193-17の下に入手可能なダイボンド接着剤のようなエポシキ接着剤である。熱伝導性のチップキャリア又はカートリッジ本体28の場合には、ダイボンド接着剤50は、好ましくは、銀又は窒化ホウ素のような熱伝導率を高めるもので充填された樹脂である。好ましい熱伝導性ダイボンド接着剤は、ローデアイランド(Rhode Island)のアルファ(Alpha) メタルズ(Metals) オブ(of) クランストン(Cranston)から入手可能なPOLY-SOLDER LTである。窒化ホウ素のフィラーを含有する好適なダイボンド接着剤50は、サンジョゼ(San Jose)、カルフォルニア(Califonia)のブライト(Bryte) テクノロジーズ(Technologies)から商品名GO

20

063の下に入手可能である。接着剤50の厚さは、好ましくは約25ミクロンから約1 25ミクロンの範囲である。典型的には接着剤50を硬化し、かつ、チップキャリア又はカートリッジ本体28にノズルプレート/チップのアセンブリ36/10を固定して取付けるのに、熱が必要である。

[0021]

一度、ノズルプレート/チップのアセンブリ36/10がチップキャリア又はカートリッジ本体28に取付けられると、フレキシブル回路又はTAB回路48が、感熱性又は感圧性の接着剤54を用いてチップキャリア又はカートリッジ本体28に取付けられる。好ましい感圧性接着剤54は、フェノールブチラール接着剤、アッシュランド(Ashland)、ケンタッキー(Kentucky)のアッシュランド(Ashland) ケミカルズ(Chemicals)から入手可能なAEROSET 1848のようなアクリルベースの感圧性接着剤、ならびに、セントポール(St.Paul)、ミネソタ(Minnesota)の3Mコーポレーション(Corporation)から入手可能なSCOTCH WELD 583のようなフェノールブレンド接着剤を含むが、これらに限定されるものではない。接着剤54は、好ましくは約25~約200ミクロンの範囲の厚さを有する。

[0022]

ノズル孔40からのインクの噴射を制御するために、各半導体チップ10は、プリントへッド10が取付けられるプリンタ内の印刷コントローラに電気的に接続される。印刷コントローラとプリントへッド10のヒータ抵抗体12との間の接続は、チップ10のデバイス層34の接触パッドを終端とする電気的トレースによって提供される。電気的なTABボンド又はワイヤーボンドの接続が、フレキシブル回路又はTAB回路48と半導体基板10上の接触パッドとの間に施される。

[0023]

印刷操作の間、1つ以上のヒータ抵抗体12を動作させるためにプリンタ・コントローラから電気的インパルスが提供され、これによって、インクチャンバ42内のインクを加熱してインクの成分を蒸発させ、これによって、印刷媒体に向けてノズル40を通してインクを出す。インクチャンバ内のバブルの崩壊と毛管作用とによって、インクチャネル44とインクチャンバ42はインクで再充填される。インク供給容器からチップキャリア又はカートリッジ本体28内のインク供給スロット56を通ってチップ10内のインク供給路に、インクが流れる。グリットブラスト技術によって製造される通路14とは異なり本発明の方法によって製造されるインク通路14は、構造的な完全性がより高く、かつ、配置精度がより高いチップ10を提供することが認識されるであろう。構造的な完全性がより高いチップ10を提供するためには、半導体チップ10への損傷を最小とする通路14を形成することが重要である。

[0024]

シリコン半導体チップ10内にインク通路14を形成するのに好ましい方法は、反応性深 絞りイオンエッチング(DRIE)及び誘導結合プラズマ(ICP)エッチングから選択 されるドライエッチング技術である。両技術は、フッ素化合物から誘導される六フッ化硫 黄(SF₆)、テトラフルオロメタン(CF₄)及びトリフルオロアミン(NF₃)のようなエッチングガスを含むエッチング・プラズマを用いる。特に好ましいエッチングガスは、SF₆である。パッシベーティングガスもまた、エッチング・プロセスの間に用いられる。パッシベーティングガスは、トリフルオロメタン(CHF₃)、テトラフルオロエタン(C₂F₆)、ジフルオロエタン(C₂H₂F₂)、オクトフルオロブタン(C₄F₈)及びこれらの混合物から選択されるガスから誘導される。特に好ましいパッシベーティングガスは、C₄F₈である。

[0025]

シリコン半導体チップ10内に通路14のドライエッチングを施すために、チップは、好ましくは、デバイス層34の表面において、SiO₂、フォトレジスト材料、金属及び金属酸化物、すなわち、タンタル、酸化タンタル等から選択されるエッチング停止材料でコ

20

30

50

ーティングされる。同様に、基板層 3 2 は、好ましくは、デバイス層の反対側で、保護層 5 8 又は S i O 2 、フォトレジスト材料、タンタル、酸化タンタル等から選択されるエッチング停止材料でコーティングされる。 S i O 2 エッチング停止層 3 4 及び/又は保護層 5 8 は、熱成長法、スパッタリング又はスピニングによってシリコンチップ 1 0 に塗布にされてもよい。フォトレジスト材料は、チップ 1 0 上にフォトレジスト材料をスピニングすることによって、保護層 5 8 又はエッチング停止層 3 4 としてシリコンチップ 1 0 に塗布されてもよい。

[0026]

デバイス層34は基板層32に比べて比較的薄く、一般に、デバイス層34に対する基板層32の厚さの比として約125:1~約800:1を有する。同様に、保護層は基板層32に比べて比較的薄く、一般に、保護層に対する基板層の厚さの比として約30:1~約800:1を有する。したがって、約300~約800ミクロンの範囲の厚さを有するシリコン基板層32に対して、デバイス層34の厚さは約1~約4ミクロンの範囲であり、保護層58の厚さは約1~約30ミクロン、好ましくは約16~約20ミクロンの範囲である。

[0027]

チップ10内の通路14は、チップ10のいずれかの側からデバイス層34又は保護層58のようなエッチング停止層が施された反対側まで、チップ10内でパターン化されてもよい。例えば、フォトレジスト層又はSiO₂層は、保護層58として塗布されてもよい。例えば紫外線光とフォトマスクを用いて通路14の位置を画成するために、フォトレジスト層はパターン化される。

[0028]

図3に示すチップ10内の通路14の位置もまた、2段階プロセスを用いてパラーン化される。第1段階では、ドライエッチング技術を用いて(又はウエハの加工中に)チップ10のデバイス層側で通路14が開口される。通路14は、好ましくは約50ミクロン未満で深さ方向にエッチングされる。次いで、デバイス層34はフォトレジスト層又はSi02層でコーティングされ、チップを貫通するように通路14を完成するために、チップ10はデバイス層34の反対側からドライエッチングされる。2段階プロセスの結果として、通路の位置及び大きさが更により正確になる。

[0029]

次いで、パターン化されたチップ、或いは、エッチング停止層又はデバイス層34及び保護層58を備えたチップ10は、プラズマガス源、ならびに、ヘリウムと水のような後側冷却を有するエッチング・チャンバ内に配置される。エッチング・プロセスの間、約400℃以下、最も好ましくは約50℃~約80℃の範囲にシリコンチップ10を維持することが好ましい。このプロセスでは、SF6から誘導されるエッチング・プラズマ及びC4F8から誘導されるパッシベーティング・プラズマを用いて、シリコンの反応性深絞りイオンエッチング(DRIE)又は誘導結合プラズマ(ICP)エッチングが行なわれ、保護層58側からデバイス層34側に向けてチップ10がエッチングされる。

[0030]

エッチング・プロセスの間において、通路14がデバイス層34に達するまで、パッシベーティング・プラズマ段階とエッチング・プラズマ段階の間でプラズマが循環される。各段階の循環時間は、各段階に対して、好ましくは約5~約20秒である。エッチング・チャンバ内のガス圧は、約-20℃~約35℃の範囲の温度において、好ましくは約15~約50ミリトールの範囲である。DRIE又はICPのプラテン電力は、好ましくは約110~約15MHzの範囲の周波数において、好ましくは約800ワット~約3.5キロワットである。エッチング速度は、約2~約10ミクロン/分以上であり、約88度~約92度の範囲で傾斜する側壁面を有する孔を形成する。エッチング装置は、ゲント(Gwent)、ウエイルズ(Wales)のサーフィス(Surface) テクノロジー(Technorogy) システムズ(Systems) リミテッド(Ltd.)から入手可能である。シリコンをエッチングする

手順及び装置は、バードワ (Bhardwaj) らのヨーロッパ出願第838,839A 2、バードワ (Bhardwaj) らの米国特許第6,051,503号、バードワ (B hardwaj) らのPCT出願でWO00/26956に記載されている。

[0031]

[0032]

他の実施態様では、図4に示すように、チップ10内に通路14を形成する前に又はその後にシリコン基板を化学エッチングすることによって、チップ10の後側又は基板層32側に幅広の溝60が形成される。溝60の化学エッチングは、KOH、ヒドラジン、エチレンジアミンーピロカテコールーH2〇(EDP)又はテトラメチルアンモニウムハイドロオキサイド(TMAH)及び従来の化学エッチング技術を用いて行なわれる。上述のように、溝60を形成する前に又はその後に、デバイス層34側から又は保護層58側からシリコンチップ10内で通路14はエッチングされる。上述のように、溝60はまた、チップ10のDRIE又はICPエッチングによって形成されてもよい。溝60が化学エッチング技術によって形成される場合、好ましくは、窒化珪素(SiN)の保護層58又は他の保護材料が基板層32に塗布される。のの保護層58又は他の保護材料が基板層32に塗布される。

[0033]

溝60は、好ましくは、約50~約300ミクロン又はそれ以上の深さでチップ10内に形成される。溝60は、チップ10内の全通路14を互いに連通接続するのに十分な幅が必要であり、或いは、通路14の平行な列を互いに接続するように、通路列62のための溝と通路列64のための溝のような別個の平行な溝60を用いてもよい。通路14の形成が完成すると、チップ10から保護層58を除去するのが好ましい。

[0034]

本発明の更なる特徴が図5~7に示される。これらの図において、通路66及び68は、矩形又は長円形の形状を成し、多数のヒータ抵抗体12に隣接する長いスロットである。 DRIE技術を用いた上述のように、スロット66と68が半導体基板10内に形成される。インク通路66及び68は実質的に垂直な壁70及び72を有し、図4について上述したように、チップ10の後側又は基板層32側に幅広の溝74を備えていてもよい。

[0035]

従来のグリットブラスト技術によって形成される通路は、典型的には約2.5mm~30mmの長さで、かつ、120ミクロン~1mmの幅である。グリットブラスト仕上げされた通路の許容度は、±60ミクロンである。これと比較すると、本発明によって形成された通路は、10ミクロンの長さで、かつ、10ミクロンの幅の小ささをもって製造される。DRIE技術によって形成される通路長さには実質的に上限がない。DRIE通路に対する許容度は、約±10~約±15ミクロンである。本発明によるDRIE技術を用いて、円形、正方形、矩形及び長円形の形状を成す通路を含むいかなる形状の通路も製造される。グリットブラスト技術又はウエット化学エッチング技術を用いて比較的厚いシリコンチップに、10ミクロン程度の小さい孔を形成するのは、例え不可能でないにしても困難

10

20

30

40

である。さらに、通路は、本発明によるDRIE技術を用いてチップのいずれかの側からエッチングされる。グリットブラスト技術を用いれば、多数の孔又は通路14が連続的にではなく一時に製造され、かつ、ウエット化学エッチング技術によるよりも非常に高速で製造される。

[0036]

前述のドライエッチング技術によって形成される通路 1 4 を有するチップ 1 0 は、ブラスト技術によって製造される通路 1 4 を備えるチップよりも実質的に高強度であり、チップを備えるプリントヘッドの早発な故障を引起す割れ又は亀裂を示さない。前述のプロセスによって通路位置の精度が大幅に改良され、エッチングの均一度は約 4 %を越える。

[0037]

ウエット化学エッチングと比べると、本発明によるドライエッチング技術は、シリコンチップ10の結晶の配向に依存しないで行なわれるので、チップ10内においてより高精度に配置される。ウエット化学エッチングは約200ミクロン未満のチップ厚さに適してはあるが、約200ミクロンを超えるチップ厚さに対してはエッチング精度が大幅に低減するのエット化学エッチング技術には高腐食性の化学薬品が用いられるが、本発明によるDRIE技術に用いられるガスは、実質的に不活性である。ウエット化学エッチングによる工程を表別による通路ではない。例えば(100)シリコンチップにおいて、の形状は本質的に制限されるものではない。例えば(100)シリコンチップにおいて、の形状は本質的に制限されるものではない。例えば(100)シリコンチップにおいて、KOHは典型的には、先進の補償技術を用いることなく正方形と矩形をエッチングするだけである。本発明によるDRIE技術では、結晶格子が配列する必要はない。

[0038]

本発明によって製造されるドライエッチングされたシリコンチップとグリットブラスト仕上げされたシリコンチップとの強度の比較は、下記表に示される。下記表において、シリコンチップ中に通路を形成するために、グリットブラスト技術及びDRIE技術を用いて多数の試料が調製された。試料の各セットにおける通路は、デバイス側及びブランク側においてほぼ同じ幅と長さとされる。表に示される"チップ縁部から通路までの平均距離"の測定値は、チップの縁部から通路の長手軸に沿って取られた通路の縁部までの測定値である。"平均通路幅"の測定値は、通路の幅方向の軸に平行な方向に沿って各通路を横切るほぼ同じ点における測定値である。

[0039]

振り試験では、ローラーベアリングによって支持される回転モーメントアームを供える一端部を有する振り試験機を組立てた。チップを保持するための穴開きロッドを、モーメントアームの一端部に接続した。固定部に取付けられた固定穴開きロッドによって、反対側の端部にチップを保持した。テフロン(登録商標)圧子を試験フレーム内のロードセルに接続し、モーメントアームに接するようにして用いた。アームが回転する際にモーメントアームの下方にある圧子の動きによって付加される摩擦を低減するために、テフロン(登録商標)圧子が用いられる。用いられるクロスヘッド速度は0.2インチ/分(5.08mm/分)であり、モーメントアームの中心から圧子までは2インチ(50.8mm)であった。

[0040]

3点曲げ試験では、3点の修正曲げ固定部を設けた。固定部表面の欠陥によってチップ試料の応力点が発生するのを防止するために、レールとナイフ縁は3ミクロンのダイヤモンドペーストで平坦になるように磨いた。試験機のレールは3.5 mmのスパンを有し、用いたレールの半径とナイフ縁は約1 mmであった。試料は固定部に配置され、レールを収容する下方支持の中心で、かつナイフ縁の直下においてインク通路に視覚によって位置合わせされた。クロスヘッド速度は0.5インチ/分(1.27 mm/分)であり、全試料は破壊まで負荷された。

[0041]

【表 1】

10

20

30

表 1

試料	平均通	通路	チップ縁部	通路タイプ	捩り強度
#	路幅	長さ	から通路まで		
			の平均距離		
	(mm)	(mm)	(mm)		(lbs)
1	0.5115	13. 853	1. 5455	DRIE	0. 234
2	0.5075	13, 863	1. 5375	DRIE	0.301
3	0. 4980	13. 866	1.5383	DRIE	0.161
4	0.5162	13.867	1. 5435	DRIE	0.249
5	0, 5298	13. 866	1. 5400	DRIE	0.177
6	0. 5237	13. 906	1. 5063	DRIE	0.354
7	0.5130	13, 855	1. 5455	DRIE	0. 201
8	0. 4978	13. 855	1. 5420	DRIE	0. 288
9	0.5262	13.857	1. 5410	DRIE	0.189
10	0.5240	13. 883	1. 5320	DRIE	0.211
11	0.5175	13. 862	1. 5430	DRIE	0.325
12	0.5118	13.886	1. 5327	DRIE	0. 289
13	0.5115	13.876	1.5360	DRIE	0.178
14	0. 5137	13. 902	1. 5265	DRIE	0.373
15	0. 5225	13.915	1. 5247	DRIE	0.270
16	0.5165	13.918	1. 5775	DRIE	0.301
17	0.5188	13. 867	1. 5403	DRIE	0.271
18	0.5115	13. 893	1. 5368	DRIE	0, 506
19	0, 5153	13. 876	1. 5315	DRIE	0. 276
20	0.5127	13. 825	1.5308	DRIE	0.356
DRIE	通路に対す	る平均捩り	強度(1bs)		0.2755

20

(表1の続き)

試料	平均通	通路	チップ縁部	通路タイプ	捩り強度
#	路幅	長さ	から通路まで		
			の平均距離		
	(mm)	(mm)	(mm)		(lbs)
21	0,5002	13. 787	1.5470	グリットブラスト仕上げ	0.139
22	0.4875	13. 796	1. 5642	グリットブラスト仕上げ	0. 199
23	0.4793	13.770	1. 5843	グリットブラスト仕上げ	0.142
24	0.5235	13. 783	1. 5605	グリットブラスト仕上げ	0, 233
25	0.4515	13. 799	1. 5367	グリットブラスト仕上げ	0.185
26	0.4950	13. 792	1. 5740	グリットブラスト仕上げ	0.146
27	0.4622	13. 809	1. 5290	グリットブラスト仕上げ	0.210
28	0. 4843	13. 853	1. 5447	グリットブラスト仕上げ	0. 179
29	0.4700	13.862	1. 5388	グリットブラスト仕上げ	0.067
30	0.4848	13.863	1. 5397	グリットブラスト仕上げ	0. 177
31	0.4853	13. 858	1. 5297	グリットブラスト仕上げ	0. 220
32	0.4890	13. 795	1. 5720	グリットブラスト仕上げ	0. 261
33	0.4553	13. 762	1. 5848	グリットブラスト仕上げ	0. 172
34	0.4790	13. 780	1.5775	グリットブラスト仕上げ	0.244
35	0.4720	13. 684	1.6140	グリットブラスト仕上げ	0, 231
36	0.4872	13. 834	1. 5497	グリットブラスト仕上げ	0.292
37	0.4797	13.823	1. 5302	グリットブラスト仕上げ	0.161
38	0.5105	13.748	1. 5957	グリットブラスト仕上げ	0.245
39	0.4687	13.745	1. 5860	グリットブラスト仕上げ	0. 292
40	0.4938	13.811	1. 5525	グリットブラスト仕上げ	0.124
ク ゛リッ	トブラスト仕上	げ通路に対	する平均捩り強度	麦(lbs)	0. 1959

【 0 0 4 2 】 【 表 2 】

40

10

20

表 2

試料	平均通	通路	チップ縁部	通路タイプ	3点曲げ
#	路幅	長さ	から通路まで		強度
			の平均距離		
	(mm)	(mm)	(mm)		(1bs)
1	0.4977	13.840	1.5740	DRIE	22, 59
2	0.5035	13. 819	1.6817	DRIE	10.95
3	0.5022	13. 832	1.6240	DRIE	23. 55
4	0.5055	13. 833	1. 6630	DRIE	28. 37
5	0.5035	13. 833	1. 6177	DRIE	25. 85
6	0.5135	13, 847	1. 5498	DRIE	22. 99
7	0.5107	13, 853	1.5385	DRIE	22. 07
8	0.4932	13. 855	1.5447	DRIE	39. 90
9	0.5030	13, 869	1. 5387	DRIE	21. 11
10	0,5160	13.885	1.5280	DRIE	25. 37
11	0.5245	13, 855	1.5455	DRIE	22.39
12	0.5202	13. 860	1. 5463	DRIE	11. 18
13	0.4982	13.860	1.5370	DRIE	24. 62
14	0.5152	13, 869	1. 5330	DRIE	30. 30
15	0.5250	13, 859	1. 5427	DRIE	30. 78
16	0.5217	13. 868	1. 5363	DRIE	32. 28
17	0.5240	13. 851	1.5475	DRIE	22. 22
18	0.4925	13. 847	1.5505	DRIE	16. 28
19	0.5142	13.869	1. 5388	DRIE	17. 96
20	0.5250	13.895	1. 5275	DRIE	12.77
DRIE	通路に対す	る平均3点	曲げ強度(1bs)		23. 18

20

(表2の続き)

試料	平均通	通路	チップ縁部	通路タイプ	3点曲げ
#	路幅	長さ	から通路まで		強度
			の平均距離		
	(mm)	(mm)	(mm)		(1bs)
21	0.4967	13.834	1. 5425	グリットブラスト仕上げ	2.698
22	0.4852	13.808	1.5475	グリットプラスト仕上げ	5.808
23	0.4740	13.836	1. 5477	グリットブラスト仕上げ	4. 246
24	0.4907	13.838	1.5472	グリットブラスト仕上げ	5. 511
25	0.4778	13.837	1. 5500	グリットブラスト仕上げ	6. 556
26	0.4835	13.843	1. 5670	グリットブラスト仕上げ	4.909
27	0.4695	13.826	1. 5535	グリットブラスト仕上げ	8.352
28	0.4855	13.827	1. 5548	グリットブラスト仕上げ	5. 288
29	0, 4868	13. 823	1. 5582	グリットブラスト仕上げ	4.754
30	0.4570	13, 695	1. 6208	グリットブラスト仕上げ	5. 120
31	0.4980	13. 812	1.5618	グリットブラスト仕上げ	6. 358
32	0.4992	13.827	1, 5473	グリットブラスト仕上げ	4. 737
33	0.4840	13. 835	1. 5477	グリットブラスト仕上げ	4. 172
34	0.4943	13.842	1. 5490	グリットブラスト仕上げ	4. 139
35	0.4877	13.838	1. 5268	グリットブラスト仕上げ	5. 852
36	0.4890	13.810	1. 5222	グリットブラスト仕上げ	3, 608
37	0.4882	13.825	1. 5562	グリットブラスト仕上げ	7. 111
38	0.4795	13. 815	1. 5635	グリットブラスト仕上げ	5, 631
39	0. 4855	13.811	1. 5485	グリットブラスト仕上げ	5. 572
40	0. 4855	13.827	1. 5522	グリットブラスト仕上げ	5, 671
ク゛リッ	・トフ゛ラスト仕上	げ流路に対	する3点曲げ強度	E(1bs)	5. 304

[0043]

表1に見られるように、本発明によるDRIE法を用いて製造される、インク通路を備えたシリコンチップは、グリットブラスト技術によって製造される同様の大きさの通路に比べて高い捩り強度を示した。グリットブラスト仕上げされた通路を備えるチップとDRIE通路を備えるチップとの強度における更に劇的な比較が、表2に見られる。この表は、このようなチップの3点曲げ強度を比較するものである。チップの各タイプにおける平均強度を比較することによって分かるように、DRIE技術によって製造される通路を備えるチップは、グリットブラスト仕上げされた通路を備えるチップの4倍を超える強度を示した。DRIE技術によって製造される通路の増大した強度は相当な大きさであって、全く予想されるものではなかった。

[0044]

反応性イオンエッチングの方法は、ほぼ全部記載したかのように参考としてここに挙げた

10

20

30

ハインズ (Haynes) らの米国特許第6, 051, 503号に記載されている。エッチングの有用な手順と装置もまた、バードワ (Bhardwaj) らのヨーロッパ出願第838, 839号、バードワ (Bhardwaj) らのWO00/26956号、グイバラ (Guibarra) らのWO99/011887号に記載されている。エッチング装置は、ゲント (Gwent)、ウエイルズ (Wales) のサーフィス (Surface) テクノロジー (Technorogy) システムズ (Systems) リミテッド (Limited) から入手可能である。

[0045]

本発明の様々な特徴と実施態様、ならびに、その幾つかの利点を説明したが、特許請求の範囲及びその意図の範囲内で、本発明における様々な修飾、置換及び修正が可能であることが、当業者によって認識されるであろう。

10

【図面の簡単な説明】

【図1】

図1は、本発明の1つの特徴によるインク通路とヒータ抵抗体の配置を示す半導体チップの一部の平面図である。

【図 1 A】

図1Aは、本発明によるインク通路とヒータ抵抗体の他の配置を示す半導体チップの一部の平面図である。

【図2】

図 2 は、インクジェット・プリンタ用の実物大でないプリントヘッドの一部の断面図である。

20

【図3】

図3は、本発明の第1の特徴による半導体チップの一部の切取り斜視図である。

【図4】

図4は、本発明の第2の特徴による半導体チップの一部の切取り斜視図である。

【図5】

図5は、本発明の第3の特徴による半導体チップの一部の平面図である。


[図6]

図6は、本発明の第3の特徴による半導体チップの一部の切取り斜視図である。


【図7】

図7は、本発明の第4の特徴による半導体チップの一部の切取り斜視図である。







【図5】




[図2]



【図6】



【図7】



【国際公開パンフレット】

(26) Publication Language:

(12) INTERNATIONAL APPLICATION PUBLISHED UNDER THE PATENT COOPERATION TREATY (PCT)

(19) World Intellectual Property Organization International Bureau



(43) International Publication Date 25 July 2002 (25.07.2002)

PCT

English

(10) International Publication Number WO 02/057084 A2

(51)	International Patent Classification3:	B41J 2/04	(8
(21)	International Application Number:	PCT/US01/47666	
(22)	International Filing Date: 22 October	2001 (22.10.2001)	
(25)	Filing Language:	Linglish	

- (30) Priority Data: 09/698,765 27 October 2000 (27,10,2000) US
- (71) Applicant: LEXMARK INTERNATIONAL, INC. [US/US]; 740 West New Circle Road, Lexington, KY 40550 (US).
- (72) Inventors: POWERS, James, Harold; 4772 Rhoma Way, Lexington, KY 40514 (US). SULLIVAN, Carl, Edmond; 331 Chestnut Lane, Versailles, KY 40383 (US).
- (74) Agent: MCARDLE, John, J., Jr.; Lexmark International, Inc., 740 West New Circle Road, Lexington, KY 40550 (US).
- 81) Designated States (national): Al: A(i, Al., AM, AT, Ali, AZ, BA, BB, BG, BR, BY, BZ, CA, CTI, CN, CR, CUL CZ, DE, DK, DM, DZ, EE, ES, FI, GB, GD, CB, GH, GM, IIR, IIU, ID, IL, IN, IS, JR, KE, KG, KR, KR, KZ, LC, LK, LK, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NG, NZ, PI, PI, PI, RO, RU, DJS, SH, KG, SI, SK, SI, T, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
- (84) Designated States (regional): ARIPO patent (GH, GM, KB, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW), Eurasian patent (AM, AZ, BY, RG, KZ, MD, RU, LT, TM), European patent (AT, BE, CH, CY, DE, DK, ES, FJ, FR, GB, GR, IE, ET, LU, MC, NL, PT, SE, TR), OAPI patent (BR BJ, CE, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

Published:
without international search report and to be republished upon receipt of that report

For two-letter codes and other abbreviations, refer to the "Guid-ance Notes on Codes and Abbreviations" appearing at the begin-ning of each regular issun of the PCT Gazette.

(54) Title: IMPROVED INK JET PRINTHBADS AND METHODS THEREFOR

PCT/US01/47666

IMPROVED INK JET PRINTHEADS AND METHODS THEREFOR

FIELD OF THE INVENTION:

The invention is directed to printheads for ink jet printers and more specifically to improved printhead structures and methods for making the structures.

5 BACKGROUND:

Ink jet printers continue to be improved as the technology for making the printheads continues to advance. New techniques are constantly being developed to provide low cost, highly reliable printers which approach the speed and quality of laser printers. An added benefit of ink jet printers is that color images can be produced at a fraction of the cost of laser printers with as good or better quality than laser printers. All of the foregoing benefits exhibited by ink jet printers have also increased the competitiveness of suppliers to provide comparable printers in a more cost efficient manner than their competitors.

One area of improvement in the printers is in the print engine or printhead itself. This seemingly simple device is a microscopic marvel containing electrical circuits, ink passageways and a variety of tiny parts assembled with precision to provide a powerful, yet versatile component of the printer. The printhead components must also cooperate with an endless variety of ink formulations to provide the desired print properties. Accordingly, it is important to match the printhead components to the ink and the duty cycle demanded by the printer. Slight variations in production quality can have a tremendous influence on the product yield and resulting printer performance.

An ink jet printhead includes a semiconductor chip and a nozzle plate attached to the chip. The semiconductor chip is typically made of silicon and contains various passivation layers, conductive metal layers, resistive layers, insulative layers and protective layers deposited on a device surface thereof. The individual heater resistors are defined in the resistive layers and each heater resistor corresponds to a nozzle hole in the nozzle plate for heating and ejecting ink toward a print media. In one form of a printhead, the nozzle plates contain ink chambers and ink feed channels for directing ink to each of the heater resistors on the semiconductor chip. In a center feed design, ink is supplied to the ink chambers and ink chambers from a slot or single

PCT/US01/47666

ink via which is conventionally formed by chemically etching or grit blasting through the thickness of the semiconductor chip.

Grit blasting the semiconductor chip to form ink vias is a preferred technique because of the speed with which chips can be made by this technique.

However, grit blasting results in a fragile product and often times creates microscopic cracks or fissures in the silicon substrate which eventually lead to chip breakage and/or failure. Furthermore, grit blasting cannot be adapted on an economically viable production basis for forming substantially smaller holes in the silicon substrate or holes having the desired dimensional parameters for the higher resolution printheads. Another disadvantage of grit blasting is the sand and debris generated during the blasting process which is a potential source of contamination and the grit can impinge on electrical components on the chips causing electrical failures.

Wet chemical etching techniques may provide better dimensional control for etching of relatively thin semiconductor chips than grit blasting techniques. However, as the thickness of the wafer approaches 200 microns, tolerance difficulties increase significantly. In wet chemical etching, dimensions of the vias are controlled by a photolithographic masking process. Mask alignment provides the desired dimensional tolerances. The resulting ink vias have smooth edges which are free of cracks or fissures. Hence the chip is less fragile than a chip made by a grit blasting process. However, wet chemical etching is highly dependent on the thickness of the silicon chip and the concentration of the etchant which results in variations in etch rates and etch tolerances. The resulting etch pattern for wet chemical etching must be at least as wide as the thickness of the wafer. Wet chemical etching is also dependent on the silicon crystal orientation and any misalignment relative to the crystal lattice direction can greatly affect dimensional tolerances. Mask alignment errors and crystal lattice registration errors may result in significant total errors in acceptable product tolerances. Wet chemical etching is not practical for relatively thick silicon substrates because the entrance width is equal to the exit width plus the square root of 2 times the substrate thickness when using KOH and (100) silicon. Furthermore, the tolerances required for wet chemical etching are often too great for small or closely spaced holes because there is always some registration error with respect to the lattice orientation resulting in relatively large exit hole tolerances.

PCT/US01/47666

As advances are made in print quality and speed, a need arises for an increased number of heater resistors which are more closely spaced on the silicon chips. Decreased spacing between the heater resistors requires more reliable ink feed techniques for the individual heater resistors. As the complexity of the printheads continues to increase, there is a need for long-life printheads which can be produced in high yield while meeting more demanding manufacturing tolerances. Thus, there continues to be a need for improved manufacturing processes and techniques which provide improved printhead components.

SUMMARY OF THE INVENTION:

With regard to the above and other objects the invention provides a method for making ink feed vias in semiconductor silicon substrate chips for an ink jet printhead. The method includes applying an etch stop layer to a first surface of the silicon chip having a thickness ranging from about 300 to about 800 microns, dry etching one or more ink vias through the thickness of the silicon chip up to the etch stop layer from a surface opposite the first surface and forming one or more through holes in the etch stop layer by a mechanical technique each through hole corresponding to a via of the one or more vias in order to fluidly connect the one or more through holes with the corresponding ink vias. Substantially vertical wall vias are etched through the thickness of the silicon chip using the method.

In another aspect the invention provides a silicon chip for an ink jet printhead. The silicon chip includes a device layer and a substrate layer, the device layer having a thickness ranging from about 1 to about 4 microns and the substrate layer having a thickness ranging from about 300 to about 800 microns. The device layer has an exposed surface containing a plurality of heater resistors defined by conductive, resistive, insulative and protective layers deposited on the exposed surface thereof. The silicon chip also includes at least one ink feed via corresponding to one or more heater resistors, the ink feed via being formed by dry etching through the substrate layer and having at least one through hole corresponding to each via opened by mechanical means in the device so that the at least one through hole individually fluidly connects with the corresponding ink feed via.

PCT/US01/47666

An advantage of the invention is that one or more ink via holes may be formed in a semiconductor silicon chip which meet demanding tolerances and provide improved ink flow to one or more heater resistors. Unlike grit blasting techniques, the ink vias are formed without introducing unwanted stresses or microscopic cracks in the semiconductor chips. Grit blasting is not readily adaptable to forming relatively narrow ink vias because the tolerances for grit blasting are too large or to forming a large number of individual ink vias in a semiconductor chip because each via must be bored one at a time. Deep reactive ion etching (DRIE) and inductively coupled plasma (ICP) etching, referred to herein as "dry etching", also provide advantages over wet chemical etching techniques because the etch rate is not dependent on silicon thickness or crystal orientation. Dry etching techniques are also adaptable to producing a larger number of ink vias which may be more closely spaced to corresponding heater resistors than ink vias made with conventional wet chemical etching and grit blasting processes.

15 BRIEF DESCRIPTION OF THE DRAWINGS:

Further advantages of the invention will become apparent by reference to the detailed description when considered in conjunction with the figures, which are not to scale, wherein like reference numbers indicate like elements through the several views, and wherein:

Fig. 1 is a top plan view of a portion of a semiconductor chip showing the arrangement of ink vias and heater resistors according to one aspect of the invention;

Fig. 1A is a top plan view of a portion of a semiconductor chip showing an alternate arrangement of ink vias and heater resistors according to the invention.

 $\label{eq:Fig. 2} Fig. \ 2 \ \ is \ a \ cross-sectional \ view, \ not \ to \ scale \ of \ a \ portion \ of \ a \ printhead \ for \ an \ ink \ jet \ printer;$

Fig. 3 is a cut away perspective view of a portion of a semiconductor chip according to a first aspect of the invention;

Fig. 4 is a cut away perspective view of a portion of a semiconductor chip according to a second aspect of the invention;

PCT/US01/47666

Fig. 5 is a top plan view of a portion of a semiconductor chip according to a third aspect of the invention;

Fig. 6 is a cut away perspective view of a portion of a semiconductor chip according to a third aspect of the invention; and

Fig. 7 is a cut away perspective view of a portion of a semiconductor chip according to a fourth aspect of the invention.

DETAILED DESCRIPTION OF THE INVENTION:

With reference to Fig. 1, the invention provides a semiconductor silicon chip 10 having a device side containing a plurality of heater resistors 12 and a plurality of ink feed vias 14 therein corresponding to one or more of the heater resistors 12. The semiconductor chips 10 are relatively small in size and typically have overall dimensions ranging from about 2 to about 10 millimeters wide by about 10 to about 36 millimeters long. In conventional semiconductor chips containing slottype ink vias which are grit blasted in the chips 10, the ink via slots have dimensions of about 9.7 millimeters long and 0.39 millimeters wide. Accordingly, the chips 10 must have a width sufficient to contain the relatively wide ink via while considering manufacturing tolerances, and sufficient surface area for heater resistors and connectors. In the chips made according to the invention, the ink via holes 14 have a diameter or length and width ranging from about 5 microns to about 200 microns 20 thereby substantially reducing the amount of chip surface area required for the ink vias, heater resistors and connecting circuits. Reducing the size of the chips 10 enables a substantial increase in the number of chips 10 that may be obtained from a single silicon wafer. Hence, the invention provides substantial incremental cost savings over chips made by conventional techniques containing slot type ink vias.

The ink feed vias 14 are etched through the entire thickness of the semiconductor substrate 10 and are in fluid communication with ink supplied from an ink supply container, ink cartridge or remote ink supply. The ink vias 14 direct ink from the ink supply container which is located opposite the device side of the silicon chip 10 through the chip 10 to the device side of the chip as seen in the plan view in Fig. 1. The device side of the chip 10 also preferably contains electrical tracing from the heater resistors to contact pads used for connecting the chip to a flexible circuit or

PCT/US01/47666

TAB circuit for supplying electrical impulses from a printer controller to activate one or more heater resistors.

In Fig. 1, a single ink via 14 is associated with a single heater resistor 12. Accordingly, there are as many ink vias 14 as heater resistors 12 on the chip 10. An alternative arrangement of ink vias 14 and heater resistors 12 is shown in Fig. 1A. In this example, ink vias 16 are substantially larger than the ink vias 14 of Fig. 1. Each ink via 16 of chip 18 in Fig. 1A is associated with two or more heater resistors 12. For example, ink via 20 is associated with heater resistors 22 and 24. In yet another embodiment, there is one ink via for feeding ink to four or more adjacent heater resistors

A cross-sectional view, not to scale of a portion of a printhead 26 containing the semiconductor silicon chip of Figs 1 or 1A is illustrated in Fig. 2. As seen in Fig. 2, the printhead includes a chip carrier or cartridge body 28 having a recess or chip pocket 30 therein for attachment of a silicon chip 10 (Fig. 1) thereto, the chip having a substrate layer 32 and a device layer 34. The device layer 34 is preferably an etch stop layer of silicon dioxide (SiO₂) which will be described in more detail below. Alternative etch stop materials which may be used instead of or in addition to silicon dioxide include resists, metals, metal oxides and other known etch stop materials. The heater resistors 12 are formed on the device layer 34 by well known semiconductor manufacturing techniques.

After forming ink vias 14 and depositing resistive, conductive, insulative and protective layers on device layer 34, a nozzle plate 36 is attached to the device layer 34 side of the chip 10 by means of one or more adhesives such as adhesive 38 which may be a UV-curable or heat curable epoxy material. Adhesive 38 is preferably a heat curable adhesive such as a B-stageable thermal cure resin, including, but not limited to phenolic resins, resorcinol resins, epoxy resins, ethyleneurea resins, furane resins, polyurethane resins and silicone resins. The adhesive 38 is preferably cured before attaching the chip 10 to the chip carrier or cartridge body 28 and adhesive 38 preferably has a thickness ranging from about 1 to about 25 microns. A particularly preferred adhesive 38 is a phenolic butyral adhesive which is cured by heat and pressure.

PCT/US01/47666

The nozzle plate 36 contains a plurality of nozzle holes 40 each of which are in fluid flow communication with an ink chamber 42 and an ink supply channel 44 which are formed in the nozzle plate material by means such as laser ablation. A preferred nozzle plate material is polyimide which may contain an ink repellent coating on surface 46 thereof. Alternatively ink supply channels may be formed independently of the nozzle plate in a layer of photoresist material applied and patterned by methods known to those skilled in the art.

The nozzle plate 36 and semiconductor chip 10 are preferably aligned optically so that the nozzle holes 40 in the nozzle plate 36 align with heater resistors 12 on the semiconductor chip 10. Misalignment between the nozzle holes 40 and the heater resistor 12 may cause problems such as misdirection of ink droplets from the printhead 26, inadequate droplet volume or insufficient droplet velocity. Accordingly, nozzle plate/chip assembly 36/10 alignment is critical to the proper functioning of an ink jet printhead. As seen in Fig. 2, the ink vias 14 are also preferably aligned with the ink channels 44 so that ink is in flow communication with the ink vias 14, channels 44 and ink chambers 42.

After attaching the nozzle plate 36 to the chip 10, the semiconductor chip 10 of the nozzle plate/chip assembly 36/10 is electrically connected to the flexible circuit or TAB circuit 48 using a TAB bonder or wires to connect traces on the flexible or TAB circuit 48 with connection pads on the semiconductor chip 10. Subsequent to curing adhesive 38, the nozzle plate/chip assembly 36/10 is attached to the chip carrier or cartridge body 28 using a die bond adhesive 50. The nozzle plate/chip assembly 36/10 is preferably attached to the chip carrier or cartridge body 28 in the chip pocket 30. Adhesive 50 seals around the edges 52 of the semiconductor chip 10 to provide a substantially liquid tight seal to inhibit ink from flowing between edges 52 of the chip 10 and the chip pocket 30.

The die bond adhesive 50 used to attach the nozzle plate/chip assembly 36/10 to the chip carrier or cartridge body 28 is preferably an epoxy adhesive such as a die bond adhesive available from Emerson & Cuming of Monroe Township, New 30 Jersey under the trade name ECCOBOND 3193-17. In the case of a thermally conductive chip carrier or cartridge body 28, the die bond adhesive 50 is preferably a resin filled with thermal conductivity enhancers such as silver or boron nitride. A

PCT/US01/47666

preferred thermally conductive die bond adhesive 50 is POLY-SOLDER LT available from Alpha Metals of Cranston, Rhode Island. A suitable die bond adhesive 50 containing boron nitride fillers is available from Bryte Technologies of San Jose, California under the trade designation Q0063. The thickness of adhesive 50 preferably ranges from about 25 microns to about 125 microns. Heat is typically required to cure adhesive 50 and fixedly attach the nozzle plate/chip assembly 36/10 to the chip carrier or cartridge body 28.

Once the nozzle plate/chip assembly 36/10 is attached to the chip carrier or cartridge body 28, the flexible circuit or TAB circuit 48 is attached to the chip carrier or cartridge body 28 using a heat activated or pressure sensitive adhesive 54. Preferred pressure sensitive adhesives 54 include, but are not limited to phenolic butyral adhesives, acrylic based pressure sensitive adhesives such as AEROSET 1848 available from Ashland Chemicals of Ashland, Kentucky and phenolic blend adhesives such as SCOTCH WELD 583 available from 3M Corporation of St. Paul, Minnesota. The adhesive 54 preferably has a thickness ranging from about 25 to about 200 microns.

In order to control the ejection of ink from the nozzle holes 40, each semiconductor chip 10 is electrically connected to a print controller in the printer to which the printead 10 is attached. Connections between the print controller and the heater resistors 12 of printhead 10 are provided by electrical traces which terminate in contact pads in the device layer 34 of the chip 10. Electrical TAB bond or wire bond connections are made between the flexible circuit or TAB circuit 48 and the contact pads on the semiconductor substrate 10.

During a printing operation, an electrical impulse is provided from the
printer controller to activate one or more of the heater resistors 12 thereby heating ink
in the ink chamber 42 to vaporize a component of the ink thereby forcing ink through
nozzle 40 toward a print media. Ink is caused to refill the ink channel 44 and ink
chamber 42 by collapse of the bubble in the ink chamber and capillary action. The
ink flows from an ink supply container through an ink feed slot 56 in the chip carrier
or cartridge body 28 to the ink feed vias 14 in the chip 10. It will be appreciated that
the ink vias 14 made by the methods of the invention as opposed to vias 14 made by
grit blasting techniques, provide chips 10 having greater structural integrity and

PCT/US01/47666

greater placement accuracy. In order to provide chips 10 having greater structural integrity, it is important to form the vias 14 with minimum damage to the semiconductor chip 10.

A preferred method for forming ink vias 14 in a silicon semiconductor chip 10 is a dry etch technique selected from deep reactive ion etching (DRIE) and inductively coupled plasma (ICP) etching. Both techniques employ an etching plasma comprising an etching gas derived from fluorine compounds such as sulfur hexafluoride (SF₆), tetrafluoromethane (CF₄) and trifluoroamine (NF₅). A particularly preferred etching gas is SF₆. A passivating gas is also used during the etching process. The passivating gas is derived from a gas selected from the group consisting of trifluoromethane (CHF₃), tetrafluoroethane (C₂F₄), hexafluoroethane (C₂F₆), difluoroethane (C₂H₂F₂), octofluorobutane (C₄F₈) and mixtures thereof. A particularly preferred passivating gas is C₄F₈.

In order to conduct dry etching of vias 14 in the silicon semiconductor chip 10, the chip is preferably coated on the device layer 34 surface thereof (Fig. 3) with an etch stop material selected from SiO₂, a photoresist material, metal and metal oxides, i.e., tantalum, tantalum oxide and the like. Likewise, the substrate layer 32 is preferably coated on the side opposite the device layer with a protective layer 58 or etch stop material selected from SiO₂, a photoresist material, tantalum, tantalum oxide and the like. The SiO₂ etch stop layer 34 and/or protective layer 58 may be applied to the silicon chip 10 by a thermal growth method, sputtering or spinning. A photoresist material may be applied to the silicon chip 10 as a protective layer 58 or etch stop layer 34 by spinning the photoresist material on the chip 10.

Device layer 34 is relatively thin compared to the thickness of the substrate layer 32 and will generally have a substrate layer 32 to device layer thickness ratio ranging from about 125:1 to about 800:1. Likewise, protective layer 58 is relatively thin compared to the thickness of the substrate layer 32 and will generally have a substrate layer to protective layer thickness ratio ranging from about 30:1 to about 800:1. Accordingly, for a silicon substrate layer 32 having a thickness ranging from 300 to about 800 microns, the device layer 34 thickness may range from about 1 to about 4 microns and the protective layer 58 thickness may range from about 1 to about 30 microns, preferably from about 16 to about 20 microns thick.

PCT/US01/47666

The via 14 locations in the chip 10 may be patterned in the chip 10 from either side of the chip 10, the opposite side being provided with an etch stop material such as device layer 34 or protective layer 58. For example, a photoresist layer or SiO₂ layer may be applied as protective layer 58. The photoresist layer is patterned to define the location of vias 14 using, for example, ultraviolet light and a photomask.

The via 14 locations in the chip 10 of Fig. 3 may also be patterned using a two-step process. In the first step, the vias 14 are opened on the device layer side of the chip 10 with a dry etching technique (or during wafer fabrication). The vias 14 are etched to a depth, preferably less than about 50 microns. The device layer 34 is then coated with a photoresist layer or SiO₂ layer and the chip 10 is dry etched from the side opposite the device layer 34 to complete the via 14 through the chip. As a result of the two-step process, the via locations and sizes are even more precise.

The patterned chip or the chip 10 containing the etch stop layer or device layer 34 and protective layer 58 is then placed in an etch chamber having a source of plasma gas and back side cooling such as with helium and water. It is preferred to maintain the silicon chip 10 below about 400°C, most preferably in a range of from about 50° to about 80°C during the etching process. In the process, a deep reactive ion etch (DRIE) or inductively coupled plasma (ICP) etch of the silicon is conducted using an etching plasma derived from SF₆ and a passivating plasma derived from C₄F₈ wherein the chip 10 is etched from the protective layer 58 side toward the device layer 34 side.

During the etching process, the plasma is cycled between the passivating plasma step and the etching plasma step until the vias 14 reach the device layer 34. Cycling times for each step preferably ranges from about 5 to about 20 seconds for each step. Gas pressure in the etching chamber preferably ranges from about 15 to about 50 millitorrs at a temperature ranging from about -20° to about 35°C. The DRIE or ICP platen power preferably ranges from about 10 to about 25 watts and the coil power preferably ranges from about 800 watts to about 3.5 kilowatts at frequencies ranging from about 10 to about 15 MHz. Btch rates may range from about 2 to about 10 microns per minute or more and produce holes having side wall profile angles ranging from about 88° to about 92°. Etching apparatus is

PCT/US01/47666

available from Surface Technology Systems, Ltd. of Gwent, Wales. Procedures and equipment for etching silicon are described in European Application No. 838,839A2 to Bhardwaj, et al., U.S. Patent No. 6,051,503 to Bhardwaj, et al., PCT application WO 00/26956 to Bhardwaj, et al.

When the etch stop layer SiO₂ is reached, etching of the vias 14 terminates. Holes may be formed in the device layer 34 to connect the holes in fluid communication with the ink vias 14 in chip 10 by blasting through the device layer 34 in the location of the ink vias 14 using a high pressure water wash in a wafer washer. The finished chip 10 preferably contains vias 14 which are located in the chip 10 so that vias 14 are a distance ranging from about 40 to about 60 microns from their respective heaters 12 on device layer 34. The ink vias 14 may be individually associated with each heater resistor 12 on the chip 10 or there may be more or fewer ink vias 14 than heater resistors 12. In such case, each ink via 14 will provide ink to a group of heater resistors 12. In a particularly preferred embodiment, ink vias 14 are individual holes or apertures, each hole or aperture being adjacent a corresponding heater resistor 12. Each ink via 14 has a diameter ranging from about 5 to about 200 microns.

In another embodiment, as shown in Fig. 4, a wide trench 60 may be formed in the back side or substrate layer 32 side of the chip 10 by chemically etching the silicon substrate prior to or subsequent to forming vias 14 in the chip 10. Chemical etching of trench 60 may be conducted using KOH, hydrazine, ethylenediamine-pyrocatechol-H₂O (EDP) or tetramethylammonium hydroxide (TMAH) and conventional chemical etching techniques. Prior to or subsequent to forming trench 60, vias 14 are etched in the silicon chip 10 from the device layer 34 side or from the protective layer 58 side as described above. Trench 60 may also be formed by DRIE or ICP etching of the chip 10 as described above. When the trench 60 is made by chemical etching techniques, a silicon nitride (SiN) protective layer 58 is preferably used to pattern the trench location in the chip 10. Upon completion of the trench formation, a protective layer 58 of SiO₂ or other protective material for dry etching silicon is applied to the substrate layer 32 to protect the silicon material during the dry etch process.

PCT/US01/47666

The trench 60 is preferably provided in chip 10 to a depth of about 50 to about 300 microns or more. The trench 60 should be wide enough to fluidly connect all of the vias 14 in the chip to one another, or separate parallel trenches 60 may be used to connect parallel rows of vias 14 to one another such as a trench for via row 62 and a trench for via row 64. Upon completion of the via 14 formation, it is preferred to remove protective layer 58 from the chip 10.

Additional aspects of the invention are illustrated in Figs. 5-7. In these figures, the vias 66 and 68 are rectangular or oval shaped elongate slots which are adjacent multiple heater resistors 12. The slots 66 and 68 are formed in the semiconductor substrate 10 as described above using DRIE techniques. The ink vias 66 and 68 have substantially vertical walls 70 and 72 and may include a wide trench 74 formed from the back side or substrate layer 32 side of the chip 10 as described above with reference to Fig. 4.

Vias formed by conventional grit blasting techniques typically range

from 2.5 mm to 30 mm long and 120 microns to 1 mm wide. The tolerance for grit

blast vias is ± 60 microns. By comparison, vias formed according to the invention

may be made as small as 10 microns long and 10 microns wide. There is virtually no

upper limit to the length via that may be formed by DRIE techniques. The tolerance

for DRIE vias is about ± 10 to about ± 15 microns. Any shape via may be made using

DRIE techniques according to the invention including round, square, rectangular and

oval shaped vias. It is difficult if not impossible to form holes as small as 10 microns

in relatively thick silicon chips using grit blasting or wet chemical etching techniques.

Furthermore, the vias may be etched from either side of the chip using DRIE

techniques according to the invention. A large number of holes or vias 14 may be

made at one time rather than sequentially as with grit blasting techniques and at a

much faster rate than with wet chemical etching techniques.

Chips 10 having vias 14 formed by the foregoing dry etching techniques are substantially stronger than chips containing vias 14 made by blasting techniques and do not exhibit cracks or fissures which can cause premature failure of printheads containing the chips. The accuracy of via piacement is greatly improved by the foregoing process and etch uniformity is greater than about 4%.

PCT/US01/47666

As compared to wet chemical etching, the dry etching techniques according to the invention may be conducted independent of the crystal orientation of the silicon chip 10 and thus may be placed more accurately in the chips 10. While wet chemical etching is suitable for chip thickness of less than about 200 microns, the etching accuracy is greatly diminished for chip thicknesses greater than about 200 microns. The gases used for DRIE techniques according to the invention are substantially inert whereas highly caustic chemicals are used for wet chemical etching techniques. The shape of the vias made by DRIE is essentially unlimited whereas the via shape made by wet chemical etching is dependent on crystal lattice orientation. For example in a (100) silicon chip, KOH will typically only etch squares and rectangles without using advance compensation techniques. The crystal lattice does not have to be aligned for DRIE techniques according to the invention.

A comparison of the strength of dry etched silicon chips made according to the invention and grit blasted silicon chips is contained in the following tables. In the following tables, multiple samples were prepared using grit blast and DRIE techniques to provide vias in silicon chips. The vias in each set of samples was intended to be approximately the same width and length on the device side and on the blank side. The "Avg. Edge of Chip to Via" measurements indicated in the tables are taken from the edge of the chip to the edge of the via taken along the length axis of the via. The "Avg. Via Width" measurements are taken at approximately the same point across each via along parallel with the width axis of the via.

For the torsion test, a torsion tester was constructed having one end of the tester constructed with a rotating moment arm supported by a roller bearing. A slotted rod for holding the chip was connected to one end of the moment arm. The chip was held on its opposite end by a stationary slotted rod attached to the fixture. A TEFLON indenter was connected to the load cell in the test frame and used to contact the moment arm. A TEFLON indenter was used to reduce any added friction from the movement of the indenter down the moment arm as the arm rotated. The crosshead speed used was 0.2 inches per minute (5.08 mm/min.) and the center of the moment arm to the indenter was 2 inches (50.8 mm).

For the three-point bend test a modified three-point bend fixture was made. The rails and knife edges were polished smooth with a 3 micron diamond paste

PCT/US01/47666

to prevent any surface defects of the fixture from causing a stress point on the chip samples. The rails of the tester had a span of 3.5 mm and the radius of the rails and knife edges used was about 1 mm. The samples were placed on the fixture and aligned visually with the ink via in the center of the lower support containing the rails and directly below the knife edge. The crosshead speed was 0.5 inches per minute (1.27 mm/min.) and all of the samples were loaded to failure.

PCT/US01/47666

	AvgEdge of Chip to Via Via type Torsion Strength	(mm) (sql)	DRE		1.5383 DRIE 0.161	DRIE		1.5063 DRIE 0.354	DRIE	1.5420 DRIE 0.288				1.5327 DRIB 0.289	1.5360 DRJE 0.178	1.5265 DRJE 0.373	1.5247 DRIE 0.270	1.5775 DRUE 0.301			1.5315 DRIE 0.276	
Table I	Via Length AvgEdg	(mm)	13.853	13.863	13.866		13.866	13.906	13.855	13.855	13.857	13.883	13.862	13.886	13.876	13.902	13.915	13.918	13.867	13.893	13.876	
	Avg. Via Width	(mm)	0.5115	0.5075	0.4980	0.5162	0.5298	0.5237	0.5130	0.4978	0.5262	0.5240	0.5175	0.5118	0.5115	0.5137	0.5225	0.5165	0.5188	0.5115	0.5153	
	Sample	*	-	2	3	4	3	9	7	8	6	10	11	12	13	14	15	16	17	18	19	

PCT/US01/47666

!	Torsion Strength	(lbs)	0.139	0.199	0.142	0.233	0.185	0.146	0.210	0.179	0.067	0.177	0.220	0.261	0.172	0.244	0.231	0.292	0.161	0.245	0.292	0.124	02010
	Via type		Grit blast																				
Table I (Cont.)	Avg. Edge of Chip to Via	(mm)	1.5470	1.5642	1.5843	1.5605	1,5367	1.5740	1.5290	1.5447	1.5388	1.5397	1.5297	1.5720	1.5848	1.5775	1.6140	1.5497	1.5302	1.5957	1.5860	1.5525	
•	Via Length	(mm)	13.787	13.796	13.770	13.783	13.799	13.792	13.809	13.853	13.862	13.863	13.858	13.795	13.762	13.780	13.684	13.834	13.823	13.748	13.745	13.811	
	Avg. Via Width	(mm)	0.5002	0.4875	0,4793	0.5235	0.4515	0.4950	0.4622	0.4843	0.4700	0.4848	0.4853	0.4890	0.4553	0.4790	0.4720	0.4872	0.4797	0.5105	0.4687	0.4938	
	Sample	*	21	22	23	24	25	26	27	28	29		31	32	33	34	35	36	37	38	39	40	

PCT/US01/47666

	Γ			Γ	_			Г	_	Γ	Γ	Γ		Г	Γ				_	Γ-			
	3 Point Bend	Strength (lbs)	22.59	10.95	23.55	28.37	25.85	22.99	22.07	39.90	21.11	25.37	22.39	11.18	24.62	30.30	30.78	32.28	22.22	16.28	17.96	12.77	23.18
	Via type		DRIE	DRIE	DRIE	DRIE	DRUE	DRIE															
Table 2	Avg. Edge of Chip to Via	(mm)	1.5740	1.6817	1.6240	1.6630	1.6177	1.5498	1.5385	1.5447	1.5387	1.5280	1.5455	1.5463	1.5370	1.5330	1.5427	1.5363	1.5475	1.5505	1.5388	1.5275	for DRIE vias
	Via Length	. (mm)	13.840	13.819	13.832	13.833	13.833	13.847	13,853	13,855	13.869	13.885	13.855	13.860	13.860	13.869	13.859	13.868	13.851	13.847	13.869	13,895	Average 3 point bend strength (lbs) for DRIE vias
	Avg. Via Width	(mm)	0.4977	0.5035	0.5022	0.5055	0.5035	0.5135	0.5107	0.4932	0.5030	0.5160	0.5245	0.5202	0.4982	0.5152	0.5250	0.5217	0.5240	0.4925	0,5142	0.5250	Average 3
	Sample	#	1	2	3	4	5	9	7	8	6	10	11	12	13	14	15	16	17	18	19	20	

Sample	Avg. Via Width	Via Length	Avg. Edge of Chip to Via	Via type	3 Point Bend
· *	(mm)	(mm)	(mm)		Strength (lbs)
	0.4967	13.834	1.5425	Grit blast	2.698
22	0.4852	13.808	1.5475	Grit blast	5.808
23	0.4740	13.836	1.5477	Grit blast	4,246
24	0.4907	13.838	1.5472	Grit blast	5.511
55	0.4778	13.837	1.5500	Grit blast	6.556
26	0.4835	13.843	1.5670	Grit blast	4.909
27	0.4695	13.826	1.5535	Grit blast	8.352
82	0.4855	13.827	1.5548	Grit blast	5.288
62	0.4868	13.823	1.5582	Grit blast	4.754
30	0.4570	13.695	1.6208	Grit blast	5.120
33	0.4980	13.812	1.5618	Grit blast	6.358
32	0.4992	13.827	1.5473	Grit blast	4.737
33	0.4840	13.835	1.5477	Grit blast	4.172
22	0.4943	13.842	1.5490	Grit blast	4.139
35	0.4877	13.838	1.5268	Grit blast	5.852
36	0.4890	13.810	1.5222	Grit blast	3.608
37	0.4882	13.825	1.5562	Grit blast	7.111
38	0.4795	13.815	1.5635	Grit blast	5.631
39	0.4855	13.811	1.5485	Grit blast	5.572
04	0.4855	13.827	1.5522	Grit blast	5.671
					1000

PCT/US01/47666

As seen in Table 1, silicon chips made with ink vias using the DRIE methods according to the invention exhibited higher torsional strength compared to similar sized vias made by grist blasting techniques. A more dramatic comparison of the strength between chips containing grit blast vias and chips containing DRIE vias is seen in Table 2. This table compares the 3 point bending strength of such chips. As seen by comparing the average strength of each type of chip, chips containing vias made by the DRIE technique exhibited more than about 4 times the strength of chips containing grit blast vias. The increased strength of vias made by DRIE techniques is significant and quite unexpected.

Methods for reactive ion etching are described in U.S. Patent No. 6,051,503 to Haynes et al., incorporated herein by reference as if fully set forth. Useful etching procedures and apparatus are also described in EP 838,839 to Bhardwaj et al., WO 00/26956 to Bhardwaj et al. and WO 99/01887 to Guibarra et al. Etching equipment is available from Surface Technology Systems Limited of Gwent, Walson

Having described various aspects and embodiments of the invention and several advantages thereof, it will be recognized by those of ordinary skills that the invention is susceptible to various modifications, substitutions and revisions within the spirit and scope of the appended claims.

PCT/US01/47666

CLAIMS:

What is claimed is:

- 1. A method for making ink feed vias in semiconductor silicon substrate chips for an ink jet printhead comprising applying an etch stop layer to a first surface of the silicon chip having a thickness ranging from about 300 to about 800 microns, dry etching one or more ink vias through the thickness of the silicon chip up to the etch stop layer from a surface opposite the first surface and forming one or more through holes in the etch stop layer by a mechanical technique, each through hole corresponding to a via of the one or more vias in order to individually fluidly connect the one or more through holes with the corresponding ink vias, whereby substantially vertical wall vias are etched through the thickness of the silicon chip.
- The method of Claim 1 wherein the ink vias have a diameter width or length ranging from about 5 to about 800 microns.
 - 3. The method of Claim 1 wherein the etch stop layer is applied with a thickness ratio of etch stop layer to silicon chip ranging from about 1:10 to about 1:800 based on the thickness of the silicon chip.
 - The method of Claim 1 wherein the dry etching is conducted while cycling between an etching plasma and a passivation plasma.
- 5. The method of Claim 4 wherein the etching plasma comprises a
 plasma derived from a gas selected from the group consisting of sulfur hexafluoride
 (SF₆), tetrafluoromethane (CF₄) and trifluoroamine (NF₃).
 - 6. The method of Claim 5 wherein the etching plasma comprises a plasma derived from ${\rm SF}_6$.

50

40

55

80

- 7. The method of Claim 4 wherein the passivation plasma comprises a plasma derived from a gas selected from the group consisting of trifluoromethane (CHF₅), tetrafluoroethane (C₂F₄), hexafluoroethane (C₂F₆), difluoroethane (C₂F₂), octofluorobutane (C₄F₈) and mixtures thereof.
- 8. The method of Claim 7 wherein the passivation plasma comprises a plasma derived from C_4F_8 .
- 9. The method of Claim 1 wherein the dry etching is selected from deep reactive ion etching (DRIE) and inductively coupled plasma (ICP) etching techniques.
 - 10. The method of Claim 1 further comprising chemically etching a trench in the surface opposite the first surface of the silicon chip to a depth ranging from about 50 to about 300 microns to fluidly connect at least a portion of the ink vias to one another prior to dry etching the ink vias in the chip.
 - 11. The method of Claim 1 further comprising chemically etching a trench in the surface opposite the first surface of the silicon chip to a depth ranging from about 50 to about 300 microns to fluidly connect at least a portion of the ink vias to one another subsequent to dry etching ink vias in the chip.
- 12. The method of Claim 10 wherein the chemical etching comprises anisotropically etching the silicon chip using a wet chemical etchant selected from the group consisting of potassium hydroxide, hydrazine, ethylenediamine-pyrocatechol-H₂O and tetramethylammonium hydroxide.
 - 13. An ink jet printhead comprising a nozzle plate attached to a silicon chip made by the method of Claim 1.
 - An ink jet printhead comprising a nozzle plate attached to a silicon chip made by the method of Claim 12.

100

105

PCT/US01/47666

15. A silicon chip for an ink jet printhead comprising a device layer and a substrate layer, the device layer having a thickness ranging from about 1 to about 4 microns and the substrate layer having a thickness ranging from about 300 to about 800 microns, the device layer having an exposed surface containing a plurality of heater resistors defined by conductive, resistive, insulative and protective layers deposited on the exposed surface thereof, the silicon chip including at least one ink feed via corresponding to one or more of the heater resistors, the at least one ink feed via being formed by dry etching through the substrate layer and having at least one through hole corresponding to each via opened in the device layer by mechanical means so that the at least one through hole individually fluidly connects with the corresponding ink feed via.

- 16. The silicon chip of Claim 15 further comprising a protective layer attached to the substrate layer opposite the device layer.
- 17. The silicon chip of Claim 16 wherein the protective layer has a thickness ranging from about 1 to about 30 microns.
- 18. The silicon chip of Claim 16 further comprising an ink feed via trench chemically etched through the thickness of the protective layer and etched part way through the thickness of the substrate layer providing ink flow communication between at least a portion of the one or more ink feed vias.
- 19. The silicon chip of Claim 18 wherein the trench has a depth ranging from about 50 to about 300 microns.
- 20. The silicon chip of Claim 15 further comprising an ink feed via trench chemically etched part way through the thickness of the substrate layer providing ink flow communication between at least a portion of the ink feed vias.
- $\,$ 21. The silicon chip of Claim 20 wherein the trench has a depth ranging from about 50 to about 300 microns.

PCT/US01/47666


115


- $\,$ 22. The silicon chip of Claim 15 wherein the chip contains at least one via for 2, 3 or 4 heater resistors.
- 23. The silicon chip of Claim 15 wherein the chip contains an elongate ink via for feeding ink to all of the heater resistors on the chip.
 - $\,^{2}$. An inkjet printhead comprising a nozzle plate attached to the silicon chip of Claim 21.
- 125 25. A method for making ink feed vias in semiconductor silicon substrate chips for an ink jet printhead comprising applying a photoresist layer to a first surface of the silicon chip having a thickness ranging from about 300 to about 800 microns, patterning the photoresist layer with a photomask to define one or more ink feed via locations through the silicon chip, and dry etching one or more ink vias through the thickness of the silicon chip in the one or more ink via locations, whereby substantially vertical wall vias are etched through the thickness of the silicon chip.
 - 26. The method of Claim 25 wherein multiple ink vias are etched through the silicon chip and the ink vias have a diameter ranging from about 10 to about 200 microns.
 - 27. The method of Claim 25 wherein the dry etching is conducted while cycling between an etching plasma and a passivation plasma.
- 140 28. The method of Claim 27 wherein the etching plasma comprises a plasma derived from SF₆.
 - 29. The method of Claim 27 wherein the passivation plasma comprises a plasma derived from C_4F_8 .

145

160

- 30. The method of Claim 25 wherein the dry etching is selected from deep reactive ion etching (DRIB) and inductively coupled plasma (ICP) etching techniques.
- 150 31. The method of Claim 25 further comprising chemically etching a trench in the surface opposite the first surface of the silicon chip to a depth ranging from about 50 to about 300 microns to fluidly connect at least a portion of the one or more ink vias to one another prior to dry etching the one or more ink vias in the chip.
- 155 32. The method of Claim 31 wherein the chemical etching comprises anisotropically etching the silicon chip using a chemical etchant selected from the group consisting of potassium hydroxide, hydrazine, ethylenediamine-pyrocatechol-H₂O and tetramethylammonium hydroxide.
 - 33. The method of Claim 25 wherein the chip contains an elongate ink via.
 - 34. An ink jet printhead comprising a nozzle plate attached to a silicon chip made by the method of Claim 25.





【国際公開パンフレット (コレクトバージョン)】

(12) INTERNATIONAL APPLICATION PUBLISHED UNDER THE PATENT COOPERATION TREATY (PCT)

(19) World Intellectual Property Organization International Bureau



(43) International Publication Date 25 July 2002 (25.07.2002)

PCT

(10) International Publication Number WO 02/057084 A3

(51)	International Patent Classification?: B41	J 2/04	(81) Designated States (nanonal): AE, AG, AI, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CII, CN, CR, CU, CZ,
(21)	International Application Number: PCT/US01	/47666	DE. DK, DM, DZ, BE, ES, PI, GB, GD, GE, GH, GM, HR,
(22)	International Filing Date: 22 October 2001 (22.14	0.2001)	HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ,
(25)	Filing Language:	English	NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
(26)	Publication Language:	English	(84) Designated States (regional): ARIPO patent (GH. GM,
(30)	Priority Data: 09/698,765 27 October 2000 (27.10.2000		KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW), Eurasian patent (AM, AZ, BY, KG, KZ, MD, RU, TI, TM), European patent (AT, BE, CH, CY, DE, DK, BS, FI, FR, GB, GR, IE,
(71)	Applicant: LEXMARK INTERNATIONAL, [US/US]; 740 West New Circle Road, Lexingte 40550 (US).		(T, LJ, MC, NL, PT, SE, TR, OAP) patent (BI B.), CC, CJ, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

(71) Applicant: LEXMARK INTERNATIONAL, INC. [US/US]; 740 West New Circle Road, Lexington, KY 40550 (US). (72) Inventors: POWERS, James, Harold; 4772 Rhoms Way, Lexington, KY 40514 (US). SULLIVAN, Carl, Edutond; 331 Chestnut Lane, Versailles, KY 40383 (US).
Published:
with International search report


(74) Agent: MCARDLE, John, J., Jr.; Lexmark International, Inc., 740 West New Circle Road, Lexington, KY 40550 (US).

A3

(88) Date of publication of the international search report: 19 September 2002

[Continued on next page]

(54) Title: IMPROVED INK JET PRINTHEADS AND METHODS THEREFOR



(57) Abstract: The invention provides a method for making ink feed vias (14) in semiconductor silicon substrate chips (10) for an ink jet printhead (26) and ink jet printheads contining silicon chips made by the method. The method includes applying an etch step layer to a first scritice of the silicon chip having a thickness ranging from about 300 to 800 microty senting individual ink vias through the thickness of the silicon chip up to the each stop layer from a surface opposite the first surface and forming holes in the cets soon layer to inclid valually flowlidy connect with the lake vias using a mechanical technique. Sometantially vertical wall vias are eached through the thickness of the silicon chip using the method. As opposed to conventional ink via formation techniques, the method significantly improves the throughput of silicon chip and reduces lasses due to chip breakage and cracking. The resulting chips are more reliable for long term printhead use.

WO 02/057084 A3

For avo-letter codes and other abbreviations, refer to the "Guidance Notes on Codes and Abbreviations" appearing at the beginning of each regular issue of the PCT Gazette.

【国際調査報告】

	INTERNATIONAL SEARCH REPORT	r	International application No. PCT/US01/47686				
IPC(7) US CL According	to international Patent Classification (IPC) or to both	ı national elassificatic	on and IPC				
	LDS SEARCHED						
	documentation searched (classification system followed						
U.S. :	U.S. : \$47/54, 68, 69, 70, 71, 72, 50, 40, 55; 399/201; 361/700; \$10/348, 349, 350; 49/800.1						
Documentation searched other than minimum documentation to the extent that such documents are included in the fields अन्यक्रिक्ट							
	date base consulted during the international search (n e Extra Sheet.	ame of data base and	l, where practicable, search terms used)				
C. DOC	CUMENTS CONSIDERED TO BE RELEVANT						
Category*	Citation of document, with indication, where app	propriese, of the relev	Pant passages Relevant to claim No.				
A,E	US 6,322,198 B1 (HIGASHINO e (27.11.2001), col. 6, lines 13-40.	t al) 27 Nov	ember 2001 1-34				
Fort	ther documents are listed in the continuation of Box (nt family annex.				
	posial categories of cited documents: ocument defining the general state of the arr which is not positioned to be of particular relevance	a'p* inter docume date and not the principle	nt published after the international filing date of priority in conflict with the application but cited to understand or theory underlying the invention				
E 64	ariser document published on or after the international filing date	considered po	perticular relevances the claimed invention connot be used or cannot be considered to involve an inventive step current is taken alone				
ci ip	ited to establish the publication date of another citation or other pocial reason (as specified) ocument referring to an oral disclosure, use, exhibition or other	"Y" document of	particular relevance; the elelated invention cannot be in involve an inventive step when the document is those or more other such documents, such combination				
my de	resmi	being abviou	to a person skilled in the sri ember of the same patent family				
than the printry date claimed Date of the artual completion of the international search Date of the international search							
Date of the	-	1	•				
Date of the	2002		# JUN 2002				
17 MAY		Authorized officer	5 JUN 2002				
17 MAY Name and Commissio Hox PCT	2002 mailing address of the ISA/US oner of Patents and Trademarks on, D.C. 20231	Authorized officer RAQUEL Y. C					

	PC170801747888					
B. FIELDS SEARCHED Electronic data bases consulted (Name of data base and where practicable terms used):						
USPTO APS EAST search terms US, JPO, EPO, PGPulus; with search terms stop, layer\$5, etch\$4, DRIE, protect\$5, layer\$3, trifluoromethane, tetrafluoroethane; hexafluoroethane, difluoroethane, octofluorobutane, plasma\$5						

INTERNATIONAL SEARCH REPORT

Form PCT/ISA/210 (extra sheet) (July 1098)*

フロントページの続き

(81) 指定国 AP (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW), EA (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), EP (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR), OA (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG), AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CR, CU, CZ, DE, DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, S E, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW

(72) 発明者 サリヴァン、カール、エドモンド

アメリカ合衆国 40383 ケンタッキー、ヴェルサイユ、チェストナット・レーン 331 Fターム(参考) 2C057 AF93 AG31 AP02 AP22 AP32 BA04 BA13 【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第2部門第4区分

【発行日】平成17年7月7日(2005.7.7)

【公表番号】特表2004-517755(P2004-517755A)

【公表日】平成16年6月17日(2004.6.17)

【年通号数】公開·登録公報2004-023

【出願番号】特願2002-557783(P2002-557783)

【国際特許分類第7版】

B 4 1 J 2/16

B 4 1 J 2/05

[FI]

B 4 1 J 3/04 1 0 3 H

B 4 1 J 3/04 1 0 3 B

【手続補正書】

【提出日】平成15年7月1日(2003.7.1)

【手続補正1】


【補正対象書類名】図面

【補正対象項目名】図1

【補正方法】追加

【補正の内容】

【図1】




【手続補正2】

【補正対象書類名】図面

【補正対象項目名】図3

【補正方法】追加

【補正の内容】



【手続補正3】

【補正対象書類名】図面

【補正対象項目名】図4

【補正方法】追加

【補正の内容】

【図4】

